2011年軟件水平考試網(wǎng)絡(luò)工程師全面復(fù)習(xí)資料(4)

　　附:

　　一.計(jì)算機(jī)中數(shù)據(jù)的表示方法-- 數(shù)值數(shù)據(jù)的編碼

　　數(shù)值數(shù)據(jù)在計(jì)算機(jī)內(nèi)用二進(jìn)制編碼表示，常用的原碼、反碼和補(bǔ)碼。

　　1.機(jī)器數(shù)與真值通常，稱表示一個(gè)數(shù)值數(shù)的機(jī)內(nèi)編碼為機(jī)器數(shù)，而它所代表的實(shí)際值稱為機(jī)器數(shù)的真值。對(duì)于帶符號(hào)數(shù)，在機(jī)器中通常用最高位代表符號(hào)位，0表示正，1表示負(fù) 補(bǔ)碼，并設(shè)機(jī)器字長(zhǎng)為8位。

　　2.原碼 正數(shù)的符號(hào)位為0，負(fù)數(shù)的符號(hào)為1，其它位按一般的方法表示數(shù)的絕對(duì)值，用這樣的表示方法得到的就是數(shù)的原碼。

　　3.反碼正數(shù)的反碼與其原碼相同，負(fù)數(shù)的反碼為其原碼除符號(hào)位外的各位按位取反(即是0的改為1，是1的改為0)

　　4.補(bǔ)碼正數(shù)的補(bǔ)碼與其原碼相同，負(fù)數(shù)的補(bǔ)碼為其反碼在最低位加1。

　　二.計(jì)算機(jī)指令系統(tǒng)

　　1.尋址方式：指CPU指令中規(guī)定的尋找操作數(shù)所在的地址的方式。操作數(shù): MOV AL , 05H 操作碼 目的操作數(shù) ， 源操作數(shù) 操作數(shù)引用時(shí)的字節(jié)順序：若存放的信息是字節(jié)，則按順序存放若存放的信息是字，則將字的低位字節(jié)存放在低地址，高位字節(jié)存放在高地址注：如果 沒(méi)有特別說(shuō)明，尋址方式是指源操作數(shù)的尋址方式。

　　2.尋址方式之一：立即尋址操作數(shù)作為立即數(shù)直接存在指令中，可為字節(jié)或字。

　　3.尋址方式之二：寄存器(直接)尋址操作數(shù)包含在指令規(guī)定的8位、16位寄存器中。寄存器尋址由于無(wú)需從存儲(chǔ)器中取操作數(shù)，故執(zhí)行速度快。

　　4.尋址方式之三：直接尋址在指令的操作碼后面直接給出操作數(shù)的16位偏移地址。這個(gè)偏移地址也稱為有效地址EA。操作數(shù)默認(rèn)在DS段中。如果操作數(shù)在DS以外的其他段(CS,SS,ES)中，指令中必須指明段寄存器(段超越)。

　　5.尋址方式之四：寄存器間接尋址操作數(shù)地址的偏移量(有效地址EA)存放在寄存器中。以SI,DI, BX間接尋址，默認(rèn)操作數(shù)在DS段中;以BP間接尋址，默認(rèn)操作數(shù)在SS段中。

　　6.尋址方式之五：基址尋址基址尋址將規(guī)定的基址寄存器的內(nèi)容加上指令中給出的偏移量，即可得到操作數(shù)的有效地址�；�址寄存器包括基址寄存器BX和基址指針寄存器BP。

　　7.尋址方式之六：變址尋址變址尋址將規(guī)定的變址寄存器的內(nèi)容加上指令中給出的偏移量，即可得到操作數(shù)的有效地址。變址寄存器包括源變址寄存器SI和目的變址寄存器DI。

　　8.尋址方式之七：基址-變址尋址指令中規(guī)定一個(gè)基址寄存器和一個(gè)變址寄存器，同時(shí)還給出一個(gè)8位或16位偏移量，將三者的內(nèi)容相加得到操作數(shù)的有效地址。

　　三.存儲(chǔ)器的基本組成及其讀寫(xiě)操作

　　(1)存儲(chǔ)器的基本組成主存儲(chǔ)器由存儲(chǔ)體、地址譯碼電路、驅(qū)動(dòng)電路、讀寫(xiě)電路和控制電路等組成。

　　主存儲(chǔ)器主要功能是:

　�、俅鎯�(chǔ)體:是信息存儲(chǔ)的集合體，由某種存儲(chǔ)介質(zhì)按一定結(jié)構(gòu)組成的存儲(chǔ)單元的集合。通常是二維陣列組織，是可供CPU和計(jì)算機(jī)其他部件訪問(wèn)的地址空間。

　�、诘刂芳拇嫫�、譯碼電路與驅(qū)動(dòng)器:即尋址系統(tǒng)，將CPU確定的地址先送至地址寄存器中，然后根據(jù)譯碼電路找到應(yīng)訪問(wèn)的存儲(chǔ)單元。在存儲(chǔ)體與譯碼器之間的驅(qū)動(dòng)器的功能是減輕譯碼線驅(qū)動(dòng)負(fù)載能力。由于一條譯碼線需要與它控制的所有存儲(chǔ)單元相聯(lián)，其負(fù)載很大。需要增加驅(qū)動(dòng)器，以譯碼線連接驅(qū)

　　動(dòng)器的輸入端，由驅(qū)動(dòng)器的輸出端控制連接在譯碼線上的所有存儲(chǔ)單元。

　�、圩x寫(xiě)電路與數(shù)據(jù)寄存器:根據(jù)CPU的命令，將數(shù)據(jù)從數(shù)據(jù)寄存器中寫(xiě)入存儲(chǔ)體中特定的存儲(chǔ)單元或?qū)⒋鎯?chǔ)體中指定單元的內(nèi)容讀到數(shù)據(jù)寄存器中。

　　④控制電路:接收CPU傳來(lái)的控制命令，經(jīng)過(guò)控制電路一系列的處理，產(chǎn)生一組時(shí)序信號(hào)控制存儲(chǔ)器的操作。在存儲(chǔ)器的組成中，存儲(chǔ)體是核心，其余部分是存儲(chǔ)體的外圍線路。不同的存儲(chǔ)器都是由這幾部分組成，只是在選用不同的存儲(chǔ)介質(zhì)和不同的存取方式時(shí)，各部分的結(jié)構(gòu)與工作方式略有變化。

　　(2)存儲(chǔ)體陣列計(jì)算機(jī)存儲(chǔ)器中存儲(chǔ)的是“0”和“1”的信息，每一個(gè)能存儲(chǔ)一位二進(jìn)制并能保持兩種狀態(tài)的元件稱為記憶元件。若干記憶元件組成存儲(chǔ)單元，一個(gè)存儲(chǔ)單元能夠存儲(chǔ)一個(gè)或幾個(gè)字節(jié)的二進(jìn)制信息。每個(gè)存儲(chǔ)單元都有一個(gè)地址編號(hào)，用以唯一標(biāo)識(shí)存儲(chǔ)單元的位置。信息按地址存入指定的存儲(chǔ)單元中，按地址從指定的存儲(chǔ)單元中取出。存儲(chǔ)單元的集合稱為存儲(chǔ)體。由于存儲(chǔ)體中存儲(chǔ)單元的每個(gè)二進(jìn)制位必須并行工作，因此將存儲(chǔ)單元按其地址的順序組成存儲(chǔ)陣列。

　　(3)存儲(chǔ)器的地址譯碼系統(tǒng) CPU要訪問(wèn)存儲(chǔ)單元的地址由地址總線輸入到地址寄存器中。地址譯碼器將地址轉(zhuǎn)換為對(duì)應(yīng)地址線(字線)上的控制信號(hào)，以表示選中某一單元，并驅(qū)動(dòng)相應(yīng)的讀寫(xiě)電路，完成對(duì)存儲(chǔ)單元的讀寫(xiě)操作。地址譯碼為兩種方式:一種是單譯碼方式，僅有一個(gè)譯碼器。譯碼器輸出的每條譯碼線對(duì)應(yīng)一個(gè)存儲(chǔ)單元。如地址位數(shù)N=10，即譯碼器可以有2 10 =1024種狀態(tài)，對(duì)應(yīng)有1024條譯碼線(字線)即1024個(gè)存儲(chǔ)單元。另外一種是雙譯碼方式，將譯碼器分成X向和Y向兩個(gè)譯碼器，通過(guò)雙譯碼器的相互作用確定存儲(chǔ)單元的地址。設(shè)地址長(zhǎng)度n仍為10，將其中的前5位輸入到X地址譯碼器中，譯出X 0 到X 31 譯碼線，分別選擇0～31行。將后5位輸入到Y(jié)地址譯碼器中譯出Y 0 到Y(jié) 31 譯碼線，分別選擇0～31列。X向譯碼器和Y向譯碼器引出的地址線都是2 5 =32條。若采用X向和Y向交叉選擇，可以選擇從存儲(chǔ)單元(0，0)至(31，31)共2 5 ×2 5 =1024個(gè)存儲(chǔ)單元地址。即同樣可以提供1024種狀態(tài)，而地址線只需要64條，比單譯碼器節(jié)省93.75%的地址線。

　　(4)存儲(chǔ)器的讀寫(xiě)操作在CPU向存儲(chǔ)體發(fā)生讀操作命令時(shí)，首先由CPU將相應(yīng)存儲(chǔ)單元的地址碼送至地址寄存器中;地址譯碼器將地址寄存器中的地址編碼譯成相應(yīng)地址線(字線)的高電位，標(biāo)志指定的存儲(chǔ)單元;然后在CPU的統(tǒng)一控制下，由控制電路將讀命令轉(zhuǎn)換成讀寫(xiě)電路的操作，執(zhí)行將指定存儲(chǔ)單元的內(nèi)容傳送到數(shù)據(jù)寄存器的操作，完成了整個(gè)存儲(chǔ)器讀的操作。存儲(chǔ)器寫(xiě)的操作與讀的操作相類(lèi)似。

　　　　　　　2010年下半年軟件水平考試答案