2013軟考信息系統(tǒng)管理工程師考試復(fù)習(xí)筆記第一章

　　第1章 計(jì)算機(jī)硬件基礎(chǔ)

　　1、計(jì)算機(jī)基本組成是馮諾依曼型，即計(jì)算機(jī)硬件系統(tǒng)由運(yùn)算器、控制器、存儲(chǔ)器、輸入和輸出設(shè)備5部分組成。其中運(yùn)算器和控制器合稱中央處理器。內(nèi)存儲(chǔ)器和中央處理器稱為主機(jī)。不屬于主機(jī)的設(shè)備者是外部設(shè)備(外設(shè))，包括輸入、輸入設(shè)備和外存儲(chǔ)器。

　　2、運(yùn)算器由算術(shù)邏輯部件(ALU)和寄存器組成，進(jìn)行算術(shù)和邏輯運(yùn)算。

　　3、控制器解釋和執(zhí)行指令，協(xié)調(diào)。包括指令寄存器(存放指令)、程序計(jì)數(shù)器(存放指令地址)。

　　4、存儲(chǔ)器，存放數(shù)據(jù)和程序，通過(guò)地址線和數(shù)據(jù)線與其他部件相連。

　　分為高速緩沖存儲(chǔ)器(由雙極型半導(dǎo)體組成，其速度接近CPU,臨時(shí)存放數(shù)據(jù)和指令);主存器(由MOS半導(dǎo)體存儲(chǔ)器構(gòu)成，存放運(yùn)行時(shí)的程序和數(shù)據(jù));輔助存儲(chǔ)器或外存儲(chǔ)器(由磁表面存儲(chǔ)器組成，容量大，存放大量程序數(shù)據(jù)，需要調(diào)入主存后被CPU訪問(wèn))。

　　5、CPU直接訪問(wèn)的存儲(chǔ)器為內(nèi)存儲(chǔ)器，包括高速緩存和主存，它們不斷交換數(shù)據(jù)。

　　6、輸入輸出設(shè)備指既可輸入信息也可輸出信息，包括磁盤機(jī)、磁帶、可讀寫光盤、CRT終端、通信設(shè)備(MODE)、數(shù)模、模數(shù)轉(zhuǎn)換設(shè)備。

　　7、圖像必須以50幀/秒-70幀/秒速度刷新，才不會(huì)閃爍。

　　8、分辨率640*480,回掃期是掃描期的20%,幀頻為50時(shí)，行頻為480÷80%*50=30KHZ,水平掃描期=1/30=33毫秒，讀出時(shí)間=33*80%÷640=40-50毫秒。

　　9、并行性佛計(jì)算機(jī)可同時(shí)進(jìn)行運(yùn)算和操作的特性，包括同時(shí)性和并發(fā)性。同時(shí)性指兩個(gè)或多個(gè)事件在同一時(shí)刻發(fā)生，并發(fā)性指兩個(gè)或多個(gè)事件在同一時(shí)間間隔發(fā)生。

　　10、計(jì)算機(jī)系統(tǒng)提高并行性措施有3條途徑：時(shí)間重疊即時(shí)間并行技術(shù)(指多個(gè)處理過(guò)程在時(shí)間上相互錯(cuò)開(kāi)，輪流重疊使用同一硬件設(shè)備);資源重復(fù)即空間并行技術(shù)(重復(fù)設(shè)置硬件資源，以數(shù)量取勝);資源共享(多個(gè)任務(wù)按時(shí)間順序輪流使用同一硬件設(shè)備)。

　　11、計(jì)算機(jī)系統(tǒng)分為SISD(單指令流單數(shù)據(jù)流如單處理機(jī))、SIMD(單指令流多數(shù)據(jù)流如并行處理機(jī))、MISD(多指令流單數(shù)據(jù)流很少見(jiàn))、MIMD(多指令流多數(shù)據(jù)流如多處理機(jī))。

　　12、流水線處理機(jī)系統(tǒng)是把一個(gè)重復(fù)過(guò)程分解為若干子過(guò)程，各子過(guò)程間并行進(jìn)行，是一種時(shí)間并行技術(shù)。其時(shí)間=單條指令執(zhí)行時(shí)間+最大時(shí)間*(N-1)(N為指令數(shù))。

　　13、串行執(zhí)行方式優(yōu)點(diǎn)是控制簡(jiǎn)單、節(jié)省設(shè)備，缺點(diǎn)是執(zhí)行指令速度慢、功能部件利用率低;重疊執(zhí)行方式優(yōu)點(diǎn)是執(zhí)行時(shí)間縮短、部件利用率提高。

　　14、并行處理機(jī)也稱陣列式計(jì)算機(jī)，是一種SIMD,采用資源重復(fù)并行性。

　　15、多處理機(jī)是MIMD計(jì)算機(jī)，與并行性處理機(jī)的本質(zhì)差別是并行性級(jí)別不同。多處理機(jī)實(shí)現(xiàn)任務(wù)作業(yè)一級(jí)的并行，而并行處理機(jī)只實(shí)現(xiàn)指令一級(jí)并行。

　　16、復(fù)雜指令集計(jì)算機(jī)(CISC)的特點(diǎn)是：使目標(biāo)程序得到優(yōu)化、給高級(jí)語(yǔ)言提供更好的支持、提供對(duì)操作系統(tǒng)的支持。缺點(diǎn)是增加計(jì)算機(jī)研制周期和成本、難以保證其正確性、降低系統(tǒng)性能、造成硬件資源浪費(fèi)。

　　17、精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)(RISC)的特點(diǎn)是指令數(shù)目少、長(zhǎng)度固定、指令可以同一機(jī)器周期內(nèi)完成、通用寄存器數(shù)量多。

　　18、CISC和RISC的區(qū)別：設(shè)計(jì)思想上的差別，RISC是將不頻繁使用的功能指令由軟件實(shí)現(xiàn)，優(yōu)化了硬件，執(zhí)行速度更快、指令編譯時(shí)間縮短，RISC是發(fā)展的方向。

　　19、存儲(chǔ)器層次結(jié)構(gòu)是把不同容量和存取速度的存儲(chǔ)器有機(jī)地組織在一起，程序按不同層次存放在各級(jí)存儲(chǔ)器中，具有較好的速度、容量和價(jià)格方面的綜合性能指標(biāo)。形成主存輔存層次和高速緩存主存層次。

　　20、存儲(chǔ)器技術(shù)指標(biāo)包括存儲(chǔ)容量、存取速度、可靠性(平均間隔時(shí)間MTBF越長(zhǎng)可靠性越高)，存取周期(一次完整的讀寫時(shí)間)大于寫時(shí)間和讀時(shí)間。

　　21、CPU訪問(wèn)高速緩存的時(shí)間為訪問(wèn)主存時(shí)間的1/4-1/10.CPU訪問(wèn)的內(nèi)容在高速緩沖中為命中，否則為不命中或失靶。命中率=(主存讀寫時(shí)間+高速緩存的讀寫時(shí)間-平均讀寫時(shí)間)/主存讀寫時(shí)間。

　　22、計(jì)算機(jī)發(fā)展三個(gè)階段：一是批處理方式、二是分時(shí)處理和交互作用方式、三是分布式和集群式。

　　23、計(jì)算機(jī)應(yīng)用領(lǐng)域：科學(xué)計(jì)算機(jī)、信息管理、計(jì)算機(jī)圖形與多媒體技術(shù)、語(yǔ)言文字處理、人工智能。

編輯推薦：

2013年上半年軟件水平考試合格標(biāo)準(zhǔn)

各地2013年軟件水平考試報(bào)名時(shí)間匯總

考試吧策劃：2013年軟件水平考試報(bào)考指南