2013年計算機(jī)三級pc技術(shù)模擬練習(xí)題（4）

　　11.截止2002年底，Intel公司生產(chǎn)并用作PC機(jī)CPU的最先進(jìn)的微處理器是( )

　　A.Pentium Ⅱ

　　B.Power PC

　　C.Pentium Ⅲ

　　D.PentiumⅣ

　　參考答案：D

　　12.可編程只讀存儲器(PROM)允許用的編程次數(shù)是(　)

　　A.1次

　　B.2次

　　C.10次

　　D.多次反復(fù)

　　參考答案：A

　　分析：可編程只讀存儲器是一種用戶可直接向芯片寫入信息的存儲器，這樣的ROM稱為可編程ROM，簡稱PROM。向芯片寫入信息的過程為對存儲器芯片編程。寫入后不能再修改。

　　13.將二進(jìn)制數(shù)101101101.111101轉(zhuǎn)換成十六進(jìn)制數(shù)為(　)

　　A.16A.F8

　　B.16D.F4

　　C.16E.F5 http://ks.exam8.com

　　D.16B.F3

　　參考答案：B

　　分析：二進(jìn)制換成十六進(jìn)制時，以小數(shù)點(diǎn)為界，整數(shù)部分自右向左每四位為一個單位，而小數(shù)部分則自左向右每四位為一個單位，不足部分補(bǔ)0，然后分別計算出這四位所對應(yīng)的十進(jìn)制的數(shù)即可。本例中分割后為：0001、0110、1101、1111、0100，結(jié)果為：16D.F4。

　　14.在頁式存儲管理中，若所需要頁面不在內(nèi)存中，界會引起(　)中斷。

　　A.輸入輸出中斷

　　B.時鐘中斷

　　C.越界中斷

　　D.缺頁中斷

　　參考答案：D

　　分析：在虛擬頁式存儲管理中，由于所需要頁面不存在內(nèi)存，則引發(fā)缺頁中斷，缺頁中斷屬于程序性中斷。

　　15.下面關(guān)于網(wǎng)絡(luò)中通信與數(shù)據(jù)通信的敘述中，正確的是(　)

　　A.在網(wǎng)絡(luò)中主要是模擬數(shù)據(jù)與模擬信號的傳送

　　B.在網(wǎng)絡(luò)中主要是數(shù)字?jǐn)?shù)據(jù)與數(shù)字信號的傳送

　　C.在網(wǎng)絡(luò)中主要是模擬數(shù)據(jù)與數(shù)字信號的傳送

　　D.在網(wǎng)絡(luò)中主要是數(shù)字?jǐn)?shù)據(jù)與模擬信號的傳送

　　參考答案：D

　　分析：網(wǎng)絡(luò)通信過程中通信雙方傳輸?shù)氖怯嬎銠C(jī)可以識別和處理的數(shù)字?jǐn)?shù)據(jù)和可以在媒介上進(jìn)行傳輸?shù)哪�擬信號。因此答案選D。

　　16.Outlook Express 軟件是用于(　)

　　A.字處理

　　B.圖像處理

　　C.交換電子郵件

　　D.統(tǒng)計報表應(yīng)用

　　參考答案：C

　　17.當(dāng)一個帶符號數(shù)大于0FBH時,程序轉(zhuǎn)移需選用的條件轉(zhuǎn)移指令是( )

　　A.JLE

　　B.JNL

　　C.JNLE

　　D.JL

　　參考答案：C

　　分析：74LS373是一個鎖存器，用于鎖存選路信號，它還被用于產(chǎn)生AC01的復(fù)位信號，這些信號都由程序控制產(chǎn)生。

　　18.下列指令中，不影響標(biāo)志寄存器CF的是(　)

　　A.ADD BL，CH

　　B.SUB BX，1000

　　C.SAR DX，1

　　D.DIV CX

　　參考答案：D

　　分析：ADD和SUB指令肯定會影響CF標(biāo)志;SAR指令移出的最低位送CF，也會影響CF標(biāo)志位。

　　19.執(zhí)行下面的程序段后，AX中的內(nèi)容是(　)

　　NUM DW ?

　　NAME DB 10 DUP(?)

　　CNT EQU 10

　　LEN EQU S-NUM

　　MOV AX，LEN

　　A.16H

　　B.17H

　　C.11H

　　D.12H

　　參考答案：D

　　分析：LEN EQU $-NUM其實就是當(dāng)前行列開始處的相對距離。NUM占2個字節(jié)，NAME占10個字節(jié)。

　　20.具有兩條流水線的CPU，一般情況下每個時鐘周期可以執(zhí)行(　)

　　A.一條指令

　　B.兩條指令

　　C.三條指令

　　D.四條指令

　　參考答案：B

　　分析：流水線的工作方式就像工業(yè)生產(chǎn)上的裝配流水線。在CPU中的5～6個不同功能的電路單元組成一條指令處理流水線，然后將一條X86指令分成5～6步后再由這些電路單元分別執(zhí)行，這樣就能實現(xiàn)在一個CPU時鐘周期完成一條指令。